Architettura degli elaboratori i

A.A. 2015/2016
Insegnamento per
6
Crediti massimi
60
Ore totali
Lingua
Italiano
Obiettivi formativi
Fornire le conoscenze di base della logica digitale. Acquisire la capacità di analizzare un problema e generare una soluzione adeguata.

Struttura insegnamento e programma

Linea Milano - Edizione 1
Edizione attiva
Laboratori: 24 ore
Lezioni: 36 ore
Programma
Introduction
The reference architecture. The execution cycle of an instruction. History of the computer. How to code the information. Binary representation of digital numbers.

Combinatorial logic and algebra
Operations on binary numbers. The fundamental operations: addition and subtraction. Binary representation of floating point numbers. Combinatorial logic. Boole algebra: variables and operators. Circuital implementation (logical gates). From circuit to function. Universal gates. From functions to circuits. The truth tables. From truth tables to circuits: the first canonic form. Implementation of logical functions in PLAs or ROMs. Maxterms. Second canonic form of boolean functions. Noticible combinatorial circuits. Exercises.

Arithmetic-logical units
Adder. The carry problem. Hardware multipliers. Design of an ALU with two stages. Adder on 32 bits. Support to the comparison operations. Carry ahead. Introduction to firmware. Firmware circuits for multiplication and division. Arithmetics and adders for floating point numbers.

Sequential logic
Temporization of boolean circuits. Sequential circuits. Transition tables. Eccitation tables. The latch SC and the latch D. Registers and the Register file. Temporization problems. The flip-flops. Finite state machines. From specifications to the project. The state transition graph and the state transition table. Coding the STT. Synthesis of the circuit of a finite state machine. Examples.

Introduction to the CPU
The main design of a simple CPU and of its Control Unit. The format of the different type of instructions. Introduction to machine code and assembly.

Laboratory
The lab course of Computer Architectures I is an introduction to the design of digital circuits. The laboratory involves the construction of simple logic circuits, their simulation and their composition in order to obtain more complex circuits that can perform higher level functionalities.
In detail, the laboratory workflow is as follows:
· Exercises on the encoding of numerical information (integers with and without sign, two's complement, fractional numbers, denormalized and normalized representations of real numbers with the standard IEEE 754).
· Short tutorial on Logisim with guided design of simple circuits.
· Employment of canonical forms for the synthesis and inspection of logic functions in Logisim.
· Use of some useful components of Logisim and development of circuits for conducting arithmetic operations.
· Project of a simplified ALU.
· Sequential circuits, memories, counters and finite state machines.
Materiale didattico e bibliografia
BIBLIOGRAPHY
Main text (in English or Italian)
· Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quarta edizione, Zanichelli, estate 2014 (Nota: la quarta edizione Zanichelli è la traduzione della quinta edizione inglese).
· "Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Fifth Edition, 2014.
· You can found the text and solution of many exercises at the following URL: http://books.elsevier.com/companions/1558606041/.
· Lab software tool is Logisim: http://www.cburch.com/logisim/
Periodo
Primo semestre
Linea Milano - Edizione 2
Edizione attiva
Responsabile
Laboratori: 24 ore
Lezioni: 36 ore
Turni:
Turno B
Docente: Re' Matteo
STUDENTI FREQUENTANTI
Programma
- Introduzione. Cenni di storia dell'elaboratore.
- Rappresentazione dell'informazione. Sistemi di numerazione. Rappresentazione di numeri interi.
- Complemento a 2. Rappresentazione di numeri frazionari. Lo standard IEEE 754.
- Richiami di algebra di Boole. Cenni di elettronica digitale. Il transistore MOS. La tecnologia CMOS.
- Rappresentazione di funzioni logiche. Le forme canoniche.
- Cammino critico. Semplificazione algebrica di funzioni logiche.
- Mappe di Karnaugh. Circuiti combinatori notevoli.
- Circuiti aritmetici: sommatore a propagazione di riporto. Moltiplicatore. La ALU.
- ALU: rivelazione di overflow. Sommatore ad anticipazione di riporto.
- Circuiti sequenziali: bistabile SR sincrono/asincrono.
- Latch D, Flip-flop DT. Registri. Sintesi di circuiti sequenziali: macchine a stati finiti.
- Macchine a stati finiti: esempi di sintesi di circuiti sequenziali.
- Esempi di sintesi di circuiti sequenziali.
- Architetture di riferimento di un elaboratore. Architettura load/save. Il register file. La memoria.
- Ciclo di esecuzione istruzioni. L'architettura MIPS: architettura del set istruzioni (ISA).
- Istruzioni MIPS: aritmetico/logiche, di accesso a memoria, di salto.
- Il set istruzioni MIPS: i formati R, I, J. MIPS Instruction Set Reference
- Set istruzioni MIPS: modalità di indirizzamento.
- CPU singolo ciclo: istruzioni R e I. schema circuitale 1 schema circuitale 2
- CPU singolo ciclo: progetto unità di controllo. Esercizi di riepilogo.
Propedeuticità
nessuna
Prerequisiti e modalità di esame
L'esame consiste in:
- una prova scritta seguita da una prova orale, se la prova scritta è stata sufficiente;
- una prova di laboratorio (sito del Laboratorio di Architettura 1).
Al completamento di entrambe le prove viene registrato il voto finale, calcolato come media pesata dei 2 voti ottenuti.
Le prove in itinere sostituiscono la prova scritta e la prova orale.
Tra il superamento dell'esame (scritto+orale) e la consegna del relativo progetto non deve trascorrere più di un anno.
Materiale didattico e bibliografia
Slide proiettate durante il corso a disposizione degli studenti.
Testi di riferimento:
- D.A. Patterson, J. L. Hennessy - Struttura e progetto dei calcolatori - Zanichelli
- M.M. Mano, C.R. Kime - Reti logiche - Pearson
STUDENTI NON FREQUENTANTI
Programma
idem come freq.
Prerequisiti e modalità di esame
idem come freq.
Materiale didattico e bibliografia
idem come freq.
Periodo
Primo semestre
Periodo
Primo semestre
Modalità di valutazione
Esame
Giudizio di valutazione
voto verbalizzato in trentesimi
Docente/i
Ricevimento:
su appuntamento
Dip. di Informatica, Via Celoria 18, 20133 Milano (MI), Ufficio 4008
Ricevimento:
Su appuntamento, utilizzare preferibilmente email
Sede Dipartimento di via Celoria 18