Architettura degli elaboratori i

A.A. 2017/2018
Insegnamento per
6
Crediti massimi
60
Ore totali
Lingua
Italiano
Obiettivi formativi
Fornire le conoscenze di base della logica digitale. Acquisire la capacità di analizzare un problema e generare una soluzione adeguata.

Struttura insegnamento e programma

Linea Milano - edizione 1
Edizione attiva
Laboratori: 24 ore
Lezioni: 36 ore
Programma
Introduzione.
L'architettura di riferimento. Il ciclo di esecuzione delle istruzioni. Storia dell'elaboratore. Codifica dell'informazione. Rappresentazione binaria dei numeri.

Logica e algebra combinatoria
Operazioni su numeri binari. Le operazioni fondamentali: addizioni e sottrazioni. Rappresentazione binaria dei numeri in virgola mobile. Logica combinatoria. Algebra di Boole: variabili e operatori. Implementazione circuitale (porte logiche). Dai circuiti alla funzione. Porte universali. Dalle funzioni ai circuiti. Tabelle della verita'. Dalle tabelle della verita' ai circuiti: la prima forma canonica. Implementazione dellefunzioni logiche mediante PLA e ROM. Circuiti combinatori notevoli. Esercizi.

ALU
Addizionatori. Il problema del riporto. Moltiplicatori HW. Progettazione di una ALU a due stadi. Sommatore a 32 bit. Supporto all'operazione di confronto. Anticipazione di riporto. Introduzione al firmware. Circuiti firmware di moltiplicazione e divisione. Aritematica e addizionatori per numeri in virgola mobile.

Logica sequenziale
Temporizzazione dei circuiti booleani. Circuiti sequenziali. Il latch SC e il latch D. Registri e register file. Problemi di temporizzazione. I flip-flop. Macchine a stati finiti. Dalle specifiche al circuito. Il grafo e la tabella di transizioni di stato. Codifica della STT. Sintesi del circuito di una macchina a stati finiti. Esempi.

Introduzione alla CPU
Progetto di una CPU semplice e della sua unita' di controllo. Il formato dei diversi tipi di istruzioni. Istroduzione al codice macchina e assembler.
Prerequisiti e modalità di esame
Modaltià di esame: scritto + orale
Materiale didattico e bibliografia
Testo principale (in English or Italian)
Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quarta edizione, Zanichelli, estate 2014 (Nota: la quarta edizione Zanichelli è la traduzione della quinta edizione inglese).
"Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, Fifth Edition, 2014.
Periodo
Primo semestre
Linea Milano - edizione 2
Edizione attiva
Responsabile
Laboratori: 24 ore
Lezioni: 36 ore
STUDENTI FREQUENTANTI
Programma
- Introduzione. Cenni di storia dell'elaboratore.
- Rappresentazione dell'informazione. Sistemi di numerazione. Rappresentazione di numeri interi.
- Complemento a 2. Rappresentazione di numeri frazionari. Lo standard IEEE 754.
- Richiami di algebra di Boole. Cenni di elettronica digitale. Il transistore MOS. La tecnologia CMOS.
- Rappresentazione di funzioni logiche. Le forme canoniche.
- Cammino critico. Semplificazione algebrica di funzioni logiche.
- Mappe di Karnaugh. Circuiti combinatori notevoli.
- Circuiti aritmetici: sommatore a propagazione di riporto. Moltiplicatore. La ALU.
- ALU: rivelazione di overflow. Sommatore ad anticipazione di riporto.
- Circuiti sequenziali: bistabile SR sincrono/asincrono.
- Latch D, Flip-flop DT. Registri. Sintesi di circuiti sequenziali: macchine a stati finiti.
- Macchine a stati finiti: esempi di sintesi di circuiti sequenziali.
- Esempi di sintesi di circuiti sequenziali.
- Architetture di riferimento di un elaboratore. Architettura load/save. Il register file. La memoria.
- Ciclo di esecuzione istruzioni. L'architettura MIPS: architettura del set istruzioni (ISA).
- Istruzioni MIPS: aritmetico/logiche, di accesso a memoria, di salto.
- Il set istruzioni MIPS: i formati R, I, J. MIPS Instruction Set Reference
- Set istruzioni MIPS: modalità di indirizzamento.
- CPU singolo ciclo: istruzioni R e I. schema circuitale 1 schema circuitale 2
- CPU singolo ciclo: progetto unità di controllo. Esercizi di riepilogo.
Propedeuticità
nessuna
Prerequisiti e modalità di esame
L'esame consiste in:
- una prova scritta seguita da una prova orale, se la prova scritta è stata sufficiente;
- una prova di laboratorio (sito del Laboratorio di Architettura 1).
Al completamento di entrambe le prove viene registrato il voto finale, calcolato come media pesata dei 2 voti ottenuti.
Le prove in itinere sostituiscono la prova scritta e la prova orale.
Tra il superamento dell'esame (scritto+orale) e la consegna del relativo progetto non deve trascorrere più di un anno.
Metodi didattici
Lezioni frontali + esercitazioni di laboratorio
Materiale didattico e bibliografia
Slide proiettate durante il corso a disposizione degli studenti.
Testi di riferimento:
- D.A. Patterson, J. L. Hennessy - Struttura e progetto dei calcolatori - Zanichelli
- M.M. Mano, C.R. Kime - Reti logiche - Pearson
STUDENTI NON FREQUENTANTI
Programma
idem come freq.
Prerequisiti e modalità di esame
idem come freq.
Materiale didattico e bibliografia
idem come freq.
Periodo
Primo semestre
Periodo
Primo semestre
Modalità di valutazione
Esame
Giudizio di valutazione
voto verbalizzato in trentesimi
Docente/i
Ricevimento:
su appuntamento
Dip. di Informatica, Via Celoria 18, 20133 Milano (MI), Ufficio 4008
Ricevimento:
Su appuntamento, utilizzare preferibilmente email
Sede Dipartimento di via Celoria 18