Architettura degli elaboratori ii

A.A. 2018/2019
Insegnamento per
6
Crediti massimi
60
Ore totali
SSD
INF/01
Lingua
Italiano
Obiettivi formativi
Fornire la conoscenza dei componenti principali dei calcolatori
Fornire la conoscenza dei principi di funzionamento dei diversi componenti e delle loro connessioni.
Fornire gli strumenti per valutare le prestazioni dei calcolatori e per ottimizzare le applicazioni.

Struttura insegnamento e programma

Linea Milano
Edizione attiva
INF/01 - INFORMATICA - CFU: 6
Laboratori: 24 ore
Lezioni: 36 ore
Turni:
Turno A
Docente: Basilico Nicola
Turno B
Docente: Tarini Marco
STUDENTI FREQUENTANTI
Programma
Introduzione. CPU e UC a singolo ciclo, multi-ciclo e pipeline. Hazard e loro trattamento. Stalli. Pipeline avanzate: multiple-issue e multi-core.
Interrupt ed eccezioni. La gestione HW delle eccezioni. Grerarchia delle memorie. Memoria virtuale.
Input/Output e metriche di valutazione.
Laboratorio sulla costruzione corretta di programma in linguaggio assembler.
Propedeuticità
Architettura degli elaboratori I
Prerequisiti e modalità di esame
L'esame consiste di una prova scritta e/o di una prova (discussione) orale più un progetto, tutte e tre obbligatorie. La prova scritta punta ad accertare le conoscenze dello studente sia sugli aspetti teorici della materia (tramite esercizi numerici o a risposta aperta) Partendo dai contenuti della prova scritta, la discussione orale verte su tutti gli argomenti trattati nel corso.Il progetto mira a valutare le capacità di costruzione correttamente codice assembler.
Materiale didattico e bibliografia
Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, New Fifth Edition, 2014. Potete trovare materiale integrativo al seguente URL: http://books.elsevier.com/companions/1558606041/.
oppure Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quarta edizione, Zanichelli. Nota: la quarta edizione Zanichelli è la traduzione della quinta edizione inglese.
STUDENTI NON FREQUENTANTI
Programma
Introduzione. CPU e UC a singolo ciclo, multi-ciclo e pipeline. Hazard e loro trattamento. Stalli. Pipeline avanzate: multiple-issue e multi-core.
Interrupt ed eccezioni. La gestione HW delle eccezioni. Grerarchia delle memorie. Memoria virtuale.
Input/Output e metriche di valutazione.
Laboratorio sulla costruzione corretta di programma in linguaggio assembler.
Prerequisiti e modalità di esame
L'esame consiste di una prova scritta e/o di una prova (discussione) orale più un progetto, tutte e tre obbligatorie. La prova scritta punta ad accertare le conoscenze dello studente sia sugli aspetti teorici della materia (tramite esercizi numerici o a risposta aperta) Partendo dai contenuti della prova scritta, la discussione orale verte su tutti gli argomenti trattati nel corso.Il progetto mira a valutare le capacità di costruzione correttamente codice assembler.
Materiale didattico e bibliografia
Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, New Fifth Edition, 2014. Potete trovare materiale integrativo al seguente URL: http://books.elsevier.com/companions/1558606041/.
oppure Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quarta edizione, Zanichelli. Nota: la quarta edizione Zanichelli è la traduzione della quinta edizione inglese.
Periodo
Secondo semestre
Periodo
Secondo semestre
Modalità di valutazione
Esame
Giudizio di valutazione
voto verbalizzato in trentesimi
Docente/i
Ricevimento:
su appuntamento
Dip. di Informatica, Via Celoria 18, 20133 Milano (MI), Ufficio 4008
Ricevimento:
Su appuntamento, utilizzare preferibilmente email
Sede Dipartimento di via Celoria 18
Ricevimento:
Martedì 14:30-17:30 (o su appuntamento)
Dipartimento (Via Celoria 18) -- Stanza 4006