Architettura degli elaboratori

A.A. 2021/2022
6
Crediti massimi
48
Ore totali
SSD
INF/01
Lingua
Italiano
Obiettivi formativi
L'insegnamento ha lo scopo di introdurre i concetti di base dell'architettura hardware e firmware dei sistemi di elaborazione, a partire dai fondamenti della logica digitale fino a descrivere il comportamento e la struttura circuitale dei principali componenti di un calcolatore e la sua programmazione in linguaggio macchina.
Risultati apprendimento attesi
Lo studente sarà in grado di utilizzare le principali tecniche di codifica dell'informazione, l'algebra Booleana e le nozioni di base dei circuiti logici. Dovrà dimostrare la comprensione del ruolo e del comportamento degli elementi fondamentali relativi alla struttura e al funzionamento di un calcolatore elettronico. Lo studente dovrà inoltre essere in grado di tradurre semplici algoritmi nel linguaggio macchina del processore usato come riferimento nell'insegnamento.
Corso singolo

Questo insegnamento non può essere seguito come corso singolo. Puoi trovare gli insegnamenti disponibili consultando il catalogo corsi singoli.

Programma e organizzazione didattica

Edizione unica

Responsabile
Periodo
Secondo semestre
Lezioni on line su piattaforma zoom

Programma
Rappresentazione dll'informazione
Algebra booleana e circuiti combinatori
Introduzione alle reti sequenziali e unità di memoria
Introduzione alle architetture di elaboratroi
Processore MIPS
Assembly MIPS e formati binari
Progetto hw di un semplice processore
Prerequisiti
Nessuno
Metodi didattici
Lezioni frontali
Materiale di riferimento
Struttura e progetto dei calcolatori- 2014
di David A. Patterson (Autore), John L. Hennessy (Autore), M. Borghese (a cura di)
Modalità di verifica dell’apprendimento e criteri di valutazione
Prova scritta. Eventuale prova scritta intermedia
INF/01 - INFORMATICA - CFU: 6
Lezioni: 48 ore
Docente/i
Ricevimento:
venerdi dalle 14 alle 16 previo appuntamento via e-mail
Via Celoria 18, Milano, uff. 7010