Architettura degli elaboratori ii
A.A. 2024/2025
Obiettivi formativi
L'insegnamento fornisce la conoscenza del funzionamento delle architetture digitali approfondendo in particolare la pipe-line, i multi-core e le gerarchie di memoria in modo da potere capire a fondo le problematiche legate ai sistemi operativi e all'ottimizzazione del software. Vengono forniti gli strumenti per valutare le prestazioni dei calcolatori e per ottimizzare le applicazioni.
Risultati apprendimento attesi
Lo studente sarà in grado di comprendere il funzionamento delle architetture pipe-line e multi-core, dei metodi di gestione delle gerarchie di memoria e del supporto hardware alla memoria virtuale; comprenderà le tipologie di collegamento tra i diversi componenti e le diverse politiche di gestione dell'input/output, e avrà strumenti per valutare le prestazioni dei calcolatori e per ottimizzare le applicazioni.
Periodo: Secondo semestre
Modalità di valutazione: Esame
Giudizio di valutazione: voto verbalizzato in trentesimi
Corso singolo
Questo insegnamento non può essere seguito come corso singolo. Puoi trovare gli insegnamenti disponibili consultando il catalogo corsi singoli.
Programma e organizzazione didattica
Edizione 1 (cognomi A-G)
Responsabile
Periodo
Secondo semestre
Programma
PARTE TEORICA
Introduzione. CPU e UC a singolo ciclo, multi-ciclo e pipeline. Hazard e loro trattamento. Stalli. Pipeline avanzate: multiple-issue e multi-core.
Interrupt ed eccezioni. La gestione HW delle eccezioni. Grerarchia delle memorie. Memoria virtuale.
Input/Output e metriche di valutazione.
LABORATORIO
Laboratorio sulla costruzione corretta di programma in linguaggio assembler.
Introduzione. CPU e UC a singolo ciclo, multi-ciclo e pipeline. Hazard e loro trattamento. Stalli. Pipeline avanzate: multiple-issue e multi-core.
Interrupt ed eccezioni. La gestione HW delle eccezioni. Grerarchia delle memorie. Memoria virtuale.
Input/Output e metriche di valutazione.
LABORATORIO
Laboratorio sulla costruzione corretta di programma in linguaggio assembler.
Prerequisiti
Nessuno. E' suggerito di seguire questo corso dopo il corso di Architettura degli Elaboratori I.
Metodi didattici
Lezioni frontali + laboratorio.
Modalità di frequenza: in presenza
Modalità di frequenza: in presenza
Materiale di riferimento
Testo di base (è disponibile sia in inglese che in italiano):
· "Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, New Sixth Edition, 2020. NB Morgan Kaufman ha pubblicato anche una versione del testo per RISC-V e per ARM, non adottata in questo corso.
· Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quinta edizione, Zanichelli. Nota: la quinta edizione Zanichelli è la traduzione della sesta edizione inglese.
· "Computer Organization & Design: The Hardware/Software Interface", D.A. Patterson and J.L. Hennessy, Morgan Kaufmann Publishers, New Sixth Edition, 2020. NB Morgan Kaufman ha pubblicato anche una versione del testo per RISC-V e per ARM, non adottata in questo corso.
· Struttura e progetto dei calcolatori: l'interfaccia hardware-software, D.A. Patterson and J.L. Hennessy, Quinta edizione, Zanichelli. Nota: la quinta edizione Zanichelli è la traduzione della sesta edizione inglese.
Modalità di verifica dell’apprendimento e criteri di valutazione
L'esame consiste di una prova scritta, di una prova orale e di una prova di laboratorio.
Nella prova scritta, della durata di tre ore, viene richiesta la risoluzione di alcuni esercizi che richiedono di applicare i metodi trattati durante il corso e vengono proposti quesiti a risposta aperta.
La prova orale è basata sulla discussione della prova scritta e su quesiti che riguardano gli argomenti trattati a lezione. All'inizio della prova orale verrà corretta la prova scritta in presenza dello studente e determinato il punteggio della prova scritta.
La prova di laboratorio consiste nella realizzazione al PC di una serie di esercizi di programmazione in Assembler.
Ciascuna prova verrà valutata in trentesimi e la valutazione finale sarà la media delle tre valutazioni.
In tutte e tre le prove, la valutazione terrà in considerazione il livello di conoscenza e la sua profondita' e la chiarezza dell'esposizione.
Nella prova scritta, della durata di tre ore, viene richiesta la risoluzione di alcuni esercizi che richiedono di applicare i metodi trattati durante il corso e vengono proposti quesiti a risposta aperta.
La prova orale è basata sulla discussione della prova scritta e su quesiti che riguardano gli argomenti trattati a lezione. All'inizio della prova orale verrà corretta la prova scritta in presenza dello studente e determinato il punteggio della prova scritta.
La prova di laboratorio consiste nella realizzazione al PC di una serie di esercizi di programmazione in Assembler.
Ciascuna prova verrà valutata in trentesimi e la valutazione finale sarà la media delle tre valutazioni.
In tutte e tre le prove, la valutazione terrà in considerazione il livello di conoscenza e la sua profondita' e la chiarezza dell'esposizione.
INF/01 - INFORMATICA - CFU: 6
Laboratori: 24 ore
Lezioni: 36 ore
Lezioni: 36 ore
Docenti:
Borghese Nunzio Alberto, Tarini Marco
Turni:
Turno
Docente:
Borghese Nunzio AlbertoTurno A
Docente:
Tarini MarcoEdizione 2 (cognomi H-Z)
Responsabile
Periodo
Secondo semestre
INF/01 - INFORMATICA - CFU: 6
Laboratori: 24 ore
Lezioni: 36 ore
Lezioni: 36 ore
Docente/i
Ricevimento:
Su appuntamento, utilizzare preferibilmente email
Dipartimento di Informatica
Ricevimento:
Richiedere colloquio via mail.
AISLAB , IV Piano, Via Celoria 18, Milano
Ricevimento:
Concordare via email e/o su piattaforma Microsoft Teams. Per specifici corsi fare riferimento al sito Ariel del corso.
Milano - via Celoria 18 (stanza 3010) e/o Ms Teams/Zoom
Ricevimento:
Martedì 14:30-17:30 (o su appuntamento)
Dipartimento (Via Celoria 18) -- Stanza 4006.